This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-045585

(43) Date of publication of application: 14.02.1992

(51)Int.CI.

H01L 27/10 H01L 29/788

(21)Application number: 02-152678

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

13.06.1990


(72)Inventor: SASAKI MAKOTO

(54) PHASE TRANSITION TYPE MEMORY ELEMENT AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To reduce a current value of reset pulse which switches a memory element from 'on' state to 'off' state by making an entire region of a semiconductor layer a current path.

CONSTITUTION: In a phase transition type memory element of this invention, a chalcogenide semiconductor layer between a lower electrode and an upper electrode is made a pillar semiconductor layer having diameter of 1.5 to 0.1 µm which is smaller than a diameter of 2 to 3um of a current path formed in a semiconductor layer of a conventional phase transition type memory element. Thereby, an entire region of the semiconductor layer becomes a current path. According to the phase transition type memory element, a diameter of a semiconductor layer is small and a volume of a current path (a volume of a entire of the semiconductor layer) is thereby small; therefore, it is possible to reduce a current value of reset pulse to change a chalcogenide semiconductor form crystal state to amorphous state and to reload a memory element from 'on' state to 'off' state.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出頭公開

⑫公開特許公報(A) 平4-45585

Sint. Cl. 3 H 01 L 45/00 27/10 29/788

庁内整理番号 識別記号

母公開 平成4年(1992)2月14日

6810-4M 8831-4M B 431

> 7514-4M H 01 L 29/78 371 審査請求 未請求 請求項の数 2 (全8頁)

相転移型メモリ素子およびその製造方法 ◎発明の名称

> **2047** 類 平2-152878

題 平2(1990)6月13日 日本

明者 *የ*ወቅት 佐々 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

カシオ計算機株式会社 の出 関 人

東京都新宿区西新宿2丁目6番1号

1. 発明の名称

根転移型メモリ素子およびその製造方法 2 . 格許額求の毎囲

- 地経性基型上に形成された下部低低と、 この下部電極の上に形成された柱状のカルコゲナ イド系 単原体版と、この半導体層の周囲に少なく とも可記半導は層の高さ以上の厚さに形成された 抢録後と、前記半導体層の上降面の上に形成され た上部電腦とからなり、かつ同記半準体層の直圧 を1、5μm~0、1μmの略図にしたことを検 故とする指転移型メモリ票子。
- 能量性基長上に下部電腦を形成した後、 この無板上にカルコゲナイド系半端体層を増配さ せる工程と、この半導体層の利記下部電腦上の部 分の上に直径が1.5μm~0.1μmより値か に大きい上部毛佐を形成する工程と、この上部電 握をマスクとして前記半導は届をユッチングし、 前記上那唔便の下に直径1、5 4 m ~ 0、 1 4 m の柱状半導体描を技す工程と、この後間記録板上

に絶殺材を堕布して少なくとも前記半部体度の高 き以上の厚さの絶縁終を形成する工程とからなる ことを利益とする相転移型メモリ電子の製造方法。 3. 発明の詳細な説明

(産業上の利用分野)

本見明は、カルコゲナイド系革客体を用いた相 転移型メモリ素子およびその製造方法に関するも のである。

(従来の技術)

最近、不揮発性メモリ君子として、カルコゲナ イド系半導体を用いた問転移型のメモリス子が開

この前転移型メモリ世子は、基本的には一対の 武権間にカルコゲナイド系の単導体艦を介在させ たもので、この相転移型メモリ君子としては、従 来、第3回に示すような構造のものが知られてい

この短転移型メモリネ子の構造を説明すると、 図中1はガラス板等からなる絶縁性蓄板であり、 この基板1上には下部電腦2とそのライン部2。

特期平4~45585(2)

この用転移取メモリ素子は、カルコゲナイド系 半球体のアモルファス状態から結晶状態および結 品状態からアモルファス状態への相転移を利用し てオン状態とオフ状態とに沓換えられるもので、 附えば半球体優5の歴歴を0.3μmとした相転 移型メモリ素子は、パルス幅30μ sec ~200

5 に乗われて気冷され、この電流バスム部分が結 品状理からアモルファス状態に戻って電流パスム の低抗値が高くなり、メモリ素子がオフ状態とな る。また、気出しは、係紙 2,6の一方に流出し パルスを印加し、メモリ素子のオン。オフ状態に 応じて変化する他方の電極の出力を装取ることで 行なわれる。

μ sec 、彼高らV~10Vのセットバルスの印加 によりオン状態となり、パルス幅 O. 3 x sec . 電流低100m人のリセットバルスの印加により オブ状態に見される。すなわら、下部電道2と上 越電腦もとの間に前記セットベルスを印加すると、 この電視で、も間の半導体騒ら中に生じるフィラ メント状の意識パス人を流れる意味によりジュー ル熱が発生して半導体服ちの電流パスA部分がア モルファス状態から結晶状態に相転移し、電液パ スAの抵抗値が低くなってメモリカ子がオン状態 となる。なお、第3回では半導は高う中に生ずる 載波パスムを半導体層5の中央部に関示している が、この転流パスAは、半導体層与の最も電流か **其れやすい国所に形成される。また、カルコゲナ** イド系半導体は、結晶化した後は印加電圧を下げ てジュール糸をなくしてもアモルファス状态には 戻らず、したがってメモリ本デのオン状態はその まを保持される。また、電極2,6個に刻記りせ ァトパルスを印加すると、半尋鉢雁らの框紙パス 人部分が一旦溶験した後その羔を周囲の半導体層

ロ4を登けてこの部分全体に半導体勝ちを形成している。

[発明が解決しようとする課題]

しかしなから、前記従来の相転移数メモリ素子は、その半甲はあら中に生ずる電流パストの直径をかかるμm~3μm程度であり、この場流パストの直径がおかの半球は起とするルファス状態とするに、と事ははありなが、大きなは、したがって、半年はから戻してメモリスとというでもからオフ状態に含みをしまるとするというはない。 よの場合で100mA)を必要とするという間距をもっていた。

また、前記世来の相転移型メモリネ子は、半年体層5の相転移類域を除く部分がその全域にわたってアモルファス状態となっていることが必要であるため、その製造時のプロセス温度に契約があるという問題ももっていた。これは、相転移型メモリ太子の製造電視においてプロセス温度がカル

特別平4-45585 (3)

コゲナイド半導体の結晶化温度(アモルファス状 思から結点状態に相転移する温度)Tcを越え、 しかもその袋に谷冷されると、半導体層をかその 全体にわたって結局化してしまうためである。な お、半導体層をが結晶化しても、これを増融して 急冷すれば半年は匿ちをアモルファス状態に反す ことができるが、面紙の大きな半導体層5の全 体をアモルファス状態に戻すには大きな電路パ ルス(例えば半導体服5の幅が10ヵm、職罪が O. 3 g m の場合は、故100m A) を電極2. 6間に印加しなければならないため、電極2.6 間を発揮している絶録頭3に絶録戦権を発生させ 、 るおそれがおる。このため、従来の相転移型メモ リボデは、前記計品化程度ででも越えないような プロセス及用で製造されているが、カルコゲナイ ド半導体の結晶化温度でとは、この半導体の組成 にもよるが50℃~200℃であるため、この室 **成以下にプロセス温度を抑えるには製造プロセス** の自由度が大きく糾約され、したがって、例えば 同じ基板1上に根底移型メモリ素子をマトリック

ス状に配列形成するとともにその駆動回路を保成する問題トランジスタを形成する場合に、耐記電源トランジスタの製造プロセスも異成上の制約を受けてしまう。

さらに、前記従来の相転移型メモリ業子は、半 単は届うの面積が大きいため、メモリの電子面積 を小さくして集積度を上げることができないとい う問題ももっていた。

本党明はこのような実情にかんがみてなちれたものであって、その目的とするところは、カルフゲナイド系半導体を把絡状態からオフ状態にしてメモリネ子をオン状態からオフ状態にしてメモリスの電流でです。ともに、製造プロセスの自由度を広げること的なくして製造プロセスの自由度を広げることにある。

(認備を解決するための手段)

本発明の相転移型メモリ素子は、絶縁性数板上に形成された下部電話と、この下部電話の上に形成された症状のカルコゲナイド系半導体層と、この半導体層の国際に少なくとも開記半導体器の高さ以上の寒さに形成された絶縁膜と、前記半等体層の上始面の上に形成された上部電話とからなり、かつ前記半導体器の底径を1.5μmーの、1μmの範囲にしたことを特徴とするものである。

 上の厚さの絶縁調を形成する工程とからなること を低級とするものである。

(作用)

すなわち、本発明の根底移型メモリ素子は、下 銀石極と上的電板との間のカルコゲナイド系半球 体質を、従来の祖転移型メモリ素子においてモ の生態体層に形成される電流パスの直径(2μm ~3 μm) より小さな直径(1.5 μm~0.1 μ m)の柱状半導体層とすることにより、この半 導体層の全域が電流パスとなるようにしたもので あり、この祖紀移型メモリ女子によれば、半年休 潜の直径が小さく、したがって電流パスのは散 (半導体態全体の体徴) か小さいため、カルコゲ ナイド系半導体を抬晶状態からアモルファス状態 にしてメモリ素子をオン状態からオフ状態に会換 えるリセットパルスの電路位を小さくすることが できる。なお、本発明において認起半導体層の迅 送夫1.5gm~0、1gmの穀田としているの。 は、この半年は層の直径を1. 5 mmより大きく すると、リセットバルスの電流値をあまり小さく

特間平4-45585(4)

することができなくなり、また半導体層の直径を 0. 1μmより小さくすると、半導体層の直径が 小さすぎて安定した相転移が得られなくなるため である。また、この相転移型メモリ業子では、半 再は層の全域が芭流パスとなってこの半導体層金 体がアモルファス状態と結晶状態とに相転移する ため、半導体層の初期状態はアモルファス状態で も結爲状態でもよく、したがって、その製造退程 でプロセス温度が半導体の結晶化温度を越えても 掛わないから、望遠時のプロセス遺皮の割的もな (して製造プロセスの自由度を広げることができ る。しかも、この相転移型メモリ素子では、半導 体形の直径を小さくしているため、電子面数も小 さくして表徴区を上げることができる。さらに、 この相転移型メモリ電子では前記半事体層の周囲 に少なくとも半路は后の高さ以上の厚まに絶縁 肤を形成しているから、半帯体格の直径が1.5 μm~□. l μmと非常に小さくても、この単導 体層をその母歯の絶殺臭で確当することができ、 したがって共観的な弦度も十分である。

の上には下部電極12およびそのライン部12ま が形成だれている。そして、剪記下部電腦12の 上には、往炊のカルコゲナイド系半導体層13が 塾直に形成されている。この半導体層13はそ の断面形状がほぼ円形をなしており、その高さん は O . 1 u m ~ O . 5 u m . 直径 a は 1 . 5 u m ~0.1μmの範囲となっている。なお、カルコ ゲナイド系学游はとしては、例えばGe - Te。 in - Se. Sb - Ce - Te 年の名質組成の半 導体がおり、この実施例でもこれら半導体を用い ている。この半導体展13の上端面の上には、こ の半導体層13の直径より速かに大きい直径(3 um~1 um程取)の円形な上部電極14が形成 されている。また、前記基板11上には、前配半 導体層 1 3 の度圏に密設する路路祭 1 5 が形成さ れており、この発足機15は、基板11のほぼ金 面にわたって、半串体層13の高さん以上でか つ前記上部規模14の上面が露出する厚さに形 或されている。この絶縁難15は、即22半導体層 13の確認と、下路電極12およびそのライン部

(実施例)

以下、本発明の一実施例を図面を容易して説明 する。

第1回はこの复稿例の相転移型メモリ素子の版 面回であり、ガラス複等からなる他線性蒸掘11

1 2 m と上部電弧 1 4 およびそのライン部 1 4 m との間を発体する無関地接続とを兼ねており、上部電弧 1 4 のライン部 1 4 m は、この絶録表 1 5 の上に上部電弧 1 4 の上に重ねて配線されている。

第2回は前記組転移型メモリ素子の製造工程図 であり、この組転移型メモリ素子は次のようにし て製造される。

まず、第2回(a)に示すように、基板11上に Cr 等の会解験を単額し、この会解験をフォトリッグラフィ法によりパターニングして下降電路 1 2 とそのライン部12 a 老形成する。

次に、第2回(b)に示すように、同記名板11上にその全面にわたってカルコゲナイド系学等体験15をCVD法等により0.1μェー0.5μmの単さに世根させ、さらにこの半年体験15の上に上部低低14となるCr 等の全属機Mを堆板させる。

次に、 22 位 (c) に 示すように、 前記金属機 M モフォトリングラフィ 盗により パターニング して、 前記下部電極 1 2 に対応する部分に直径 3 μm~1 μm程度の円形な上部電攝 1 4 を形成する。

次に、第2回(d)に示すように、この上部電 **ゼレルをマスクとして前記半導体属13をエッチ** ングして、この上部電框14の下の部分に直径 1. 5 g m ~ 0. 1 u m の 往状の 半導体 層 1 4 を 氏す。この半導体展13のエッチングは年方性エ ッチングによって行なう。この寺方性エッチング によって半導体層13をエッチングすると、半導 体型13の上部電極14でマスクされていない菌 分がエッチング験去されるとともに、上部電腦 14の下に往状に長る半導体層13の外間がサイ ドニッチングされて、この往状半導体層13の直 後が上部塔施14の直径より小さくなる。なお、 半導体局13の外層のサイドエッチング量は、エ ッチング时間によって決まるから、上部電響14 の遺逢とエッチング時間とを選択すれば、1、5 μ m ~ 0. 1 μ m の範囲の任意の直径の半導体層 13を見すことができる。

次に、第2回(e)に示すように、差収11上

下弦式揺12と上部を転14との向のカルコゲナイド系半球体局13を、直径aか1.5μm~
0.1μmの住状半球体局としたものであり、この相転移型メモリ素子では、その半導体層13の直径2が往来の相転移型メモリ素子においてその半導体層に形成される電波バスの直径(2μm~
3μm)より小さいため、半導体層13の全域が気流バスとなる。

そして、この相転移型メモリ素子によれば、半 毎は吊13の直径が小さく、したがって電磁バス のは間(半導体雇13全体の体質)が小さいため、 カルコゲナイド系半導体を結晶状態からアモルフ マス状態にしてメモリ素子をオン状態からオフ状 野にき扱えるリセットバルスの電流値を小さくす ることができる。

すなわら、下記の表は、半球体盤13の高された0。3μmにした場合の、半球体形13の直径と、この半界体圧13をは晶状態からアモルファス状態に相互移させるのに必要セリセットパルスの表現歯との関係を示している。

に、SOC (スピン・オン・ガラス)またはポリイミド曲影 での生 水重 起 最材からなる 絶 報 暴 1 5 を上部 医 至 1 4 の上面 高 8 より十分 厚く 被 著させる。この場合、 前記 数 布 取 社 録 材 は 生 布 時 に は 彼 体 で あ り、 空 布 後 に 後 成 す れ て 国 体 と む な で あ る た め、 そ の 空 市 に 凡 録 み か と 悪 体 暦 1 4 の 下 に 入 り 込ん で 半 事 体 暦 1 3 の 升 漏 に 聖 授 す る 。な お 、 生 布 し た 認 様 村 の 鏡 瓜 は 、 カ ル コ ゲ ナ イ ド 半 尋 体 の 結 晶 化 羅 屋 T c を 越 え る 温 皮 で 行 なっ て も よ い 。

次に、第2回(f)に示すように、前記絶録 15を上部電振14の上面を結出させかつ半導体 展13の上端は群出させない厚さまでニッチング パックする。

次に、第2回(e)に示すように、胸記地球部 15の上に。Cr 等の金属駅を増積しての金属版 をフォトリソグラフィ法によりパケーニングす る方法で、上部 部種 14の上に重なるライン部 14aを形成し、相似移型メモリポ子を完成する。 すなわち、この実施側の相談移型メモリネ子は、

直径(≠e)	2.0	1.5	1.0	0.5	0.2	0.1
爱说(m.4)	190	36.3	25.0	6.3	1.0	0.25

この表のように、 ボダ体語 1 3 の経径が従来の 地に移型メモリ太子においてその半等体態に形成 される電流パスの直径と同程度(2 μm)である 場合は、 半球体 語 1 3 を結晶状態からアモルファ ス状態に相転移させるのに必要なりセットバルス の電波能は 1 0 以 m A と従来の相転移型メモリ先 子とほぼ同じであるが、 半球体 語 1 3 の直送を 1 . 5 μ m に すると、 能定りセットバルスの電流 銀は 5 6 . 3 m A と、 従来の相転移型メモリ ステ のはに 1 / 2 程度ですみ、 きらに半年体 間 1 3 の 直径を小さくすると、 リセットバルスの電流値も さらに小さくて

なお、この実施例において、半年体験13の直径1を1、5 μm~0、1 μmの範囲としているのは、半常体験13の返復を1、5 μmより大きくするとリセットバルスの電流値をおまり小さくすることができなくなり、また半年体験13の直径を0、1 μmより小さくすると安定した相転移

特閒平4-45585 (6)

が得られなくなるためである。

i

ı

しかも、この相転は数メモリ東子では、単導体 2013の直径を小さくしているため、素子面数も 小さくして集積度を上げることができる。

きらに、この担転お数メモリ素子では半導体圏 1 3 の周囲にこの光本体器 1 3 の高さ以上の等き に地 終15を形成しているから、平塚体層13の直径が1.5μm~0.1μmと非常に小さくても、この半球体層13をその周囲の絶距 頻15で指弦することができ、したかって猛猛的な強度も十分である。

また、節記書銘例の福転移型メモリ電子の設立に 方法では、下降管に12を形成した基板なおした基板なお12を形成した基板なお13を植物な13を植物な13を超数ないと、14年の世界体展13の上に収益を見して前記を開発していたのとは、13を正式の上があるととよりのは近半年のの上がある。13を対応には一、13を対応には一、13を対応には、14年のでは、13を対応には、14年のでは、13を対応には、14年のの登録を115を形成の関係には、15を対応

形成して、この地理服15で半導体暦13を補強 させることができる。

なお、耐記実成例では、半導体展13の周囲に 密接する絶縁器15を、半導体層13の高され以 上でかつ上部電優14の上面が輸出する限さに形成しているが、この絶縁線15は、半導体層13 の上は面と面一な厚さとしてもよく、要は少なく とも半導体層13の高され以上の厚さであればよい。

また、前辺支統例の製造方法では、 基板 1 1 上に は 後させた カルコゲナイド系 半 評 体 層 1 3 を 、 その上に 形成した上部 写座 1 4 を マスクとして チッチングして は は パクーニング は 、 フォトレジス トをマスクとす 5 フォトリッグ ラフィ 庄 に に で ひさせた 半毎 体 届 1 3 の上に 直 猛が 1 . 5 ェ m を で の 、 1 ェ m よ 9 優かに 大きい フォトレ ジスト 層 を で 1 ・ 5 ェ m を 形成し、 このフォトレジスト 層 そ マスクと ロ て 世 学 休 番 1 3 を エッチングして 直 後 1 . 5 ェ m ~

D. 1 m n t 秋半導体層を残した後、前記基板 上に絶縁付を堕布して絶縁張15を形成し、この 絶録襲15をエッチングパックして、その上に上 節電弧14とそのライン部14mを開時に形成す ればよい。この場合、半導体器13の上に形成し たフォトレジスト層は、他提展15の形成飛に到 乗しても、拖袋買15の形成後に剥離してもよい。 なお、絶疑異15の形成前にフォトレジスト層を 親難した場合は、この後に塗布形成した絶縁側 15を半準体展13の上端値と節一になるまでエ ッチングパックして半導体種13の上端面を露出 させればよく、また絵辞書15の形成後にフォト レジスト層を網路する場合は、前記絶線第15を フォトレジスト暦の上面を露出させかつ半春は屋 13の上端は転出させない厚さまでニッチングバ ックして、この後フェトレジスト層を除出して半 単体展13の上端面を奪出させればよい。

【発明の効果】

本発明の複数が登りませい。 下部電板と上部電極との間のカルコゲナイド系半等体層を、従

特別平4-45585(ア)

米の用転びなメモリ老子においてその半導体層に 形成される君虎パスの直径(2mm~3mm)よ カ小さな直張(Ι. 5μm~Ο. 1μm)の住状 半時体脂とすることにより、この半導体層の全域 が暗波パスとなるようにしたものであるから、カ ルコグナイド茶半滩体を詰昌状態からアモルファ ス状態にしてメモリ素子をオン状態からオフ状態 に言欲えるリセットバルスの電流値を小さくする ことができるし、また、半導体層の全域が電流バ スとなってこの学学作品全体がアモルファス状態 と指品状態とに相転移するために半導体層の初期 状態はアモルファス状態でも誇易状態でもよいか ら、型滋時のプロセス温度の制約もなくして製造 プロセスの目由度を広げることができる。しかも、 この拍技移型メモリポ子では、半導体層の配理を 小さくしているため、太子面積も小さくして集製 使を上げることができるし、おらに前記半導体層 の周囲に少なくとも半導体層の高さ以上の寒さに 蛇教泉を形成しているため、半導体層の収極が 1. 5 μ m ~ 0. 1 μ m と非常に小さくても、こ

の半事体験をその周囲の抱護感で満生することが でき、したがって複雑的な強度も十分である。

また、本発明の祖転移型メモリ素子の製造方法 によれば、下部電腦を形成した基板上にカルコゲ ナイド系半導体層を堆積させ、この半導体層の上 に直径が1、5μm~0、1μmより塩かに大き い上部電気を形成して、この上部電話をマスクと して関記半導は昼をエッチングすることにより前 記上部電话の下に直径1. 5 mm~0. 1 mmの 住状半個体語を残しているから、前記上部電腦を 利用して半事は届を往状にパターニングすること ができ、したがって前記根証移立メモリ業子を容 易に製造することができるし、また前記半尋体層 モ柱状にパターニングした後に前花基板上に絶せ 材を塗布して絶殺額を形成しているため、この絶 最終を半導体層の周囲に密達させて影成して、こ の指揮病で半導体器を捕獲すせることができる。 4. 図面の開単な道明

第1回および第2回は本発明の一実施例を示す 組転移型メモリ君子の新面図およびその製造工程

図、京3回は世来の相転移型メモリ素子の新面図 である。

11… 苦板、12…下組電器、13…カルコゲナイド系半導体局、14…上部電極、14。…ラインは、15…色緑原。

12a 172

(a) 13 M (b) 12a 12

第 2 22

出国人 カシオ計算装株式会社

物開平4-45585(8)

